This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 6月 6日

出 願 番 号 Application Number:

特願2000-169689

出 願 人 Applicant (s):

富士通株式会社

2000年 7月21日

特 許 庁 長 官 Commissioner, Patent Office







【書類名】 特許願

【整理番号】 0040516

【提出日】 平成12年 6月 6日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 G11C 11/407

【発明の名称】 自己試験回路及びそれを内蔵するメモリデバイス

【請求項の数】 11

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 斎藤 雅彦

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 富田 浩由

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 野村 幸弘

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 藤本 博之

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 鈴木 降博

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】

神田 達哉

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】

松崎 康郎

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100094525

【弁理士】

【氏名又は名称】 土井 健二

【代理人】

【識別番号】 100094514

【弁理士】

【氏名又は名称】 林 恒▲徳▼

【先の出願に基づく優先権主張】

【出願番号】 平成11年特許願第359999号

【出願日】

平成11年12月17日

【手数料の表示】

【予納台帳番号】 041380

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9704944

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】自己試験回路及びそれを内蔵するメモリデバイス 【特許請求の範囲】

【請求項1】コマンドに応答してメモリコアに対する書き込み及び読み出し 動作を制御するメモリ制御回路を有するメモリデバイスに内蔵され、前記メモリ デバイスの不良を検出する自己試験回路において、

自己試験活性化状態において、前記書き込みまたは読み出しを指示する試験動作コマンドを発生し、前記メモリ制御回路に供給する試験動作コマンド発生回路と、

前記自己試験活性化状態において、試験アドレスを発生し、前記メモリコアに 供給する試験アドレス発生回路と、

前記自己試験活性化状態において、試験データを発生し、前記メモリコアに供給する試験データ発生回路と、

前記メモリコアからの読み出しデータと前記試験データとを比較し、当該比較 結果情報を蓄積し、外部に出力する試験出力回路とを有し、

前記自己試験回路は、外部からの自己試験活性化信号に応答して自己試験活性 化状態になることを特徴とするメモリデバイスの自己試験回路。

【請求項2】請求項1において、

更に、前記自己試験活性化状態において、前記書き込み及び・または読み出し を含む複数の試験動作モードのうち、いずれかを指定する試験動作モード信号を 生成する試験動作モード選択回路を有し、

前記試験動作モード信号に応じて、前記試験動作コマンド発生回路が、前記試験動作モードを実行するための前記試験動作コマンドを発生することを特徴とするメモリデバイスの自己試験回路。

【請求項3】請求項1において、

前記試験動作コマンド発生回路は、前記試験アドレス発生回路があるアドレス を発生する毎に、前記書き込みまたは読み出しの少なくとも一方を含む動作に対 応する複数の試験動作コマンドを順番に発生することを特徴とするメモリデバイ スの自己試験回路。 【請求項4】請求項1において、

前記試験出力回路は、前記読み出しデータと試験データとの不一致回数をカウントするカウンタを有することを特徴とするメモリデバイスの自己試験回路。

【請求項5】請求項4において、

前記試験出力回路のカウンタは、少なくとも救済可能な最大不良ビット数に対応する前記不一致回数を最大カウント値とすることを特徴とするメモリデバイスの自己試験回路。

【請求項6】複数のメモリセルを有するメモリコアと、外部コマンドに応答して前記メモリコアに対する書き込み及び読み出し動作を制御するメモリ制御回路とを有し、外部アドレスに対応する前記メモリセルに対して書き込みまたは読み出しが行われるメモリデバイスにおいて、

外部からの自己試験活性化信号に応答して自己試験活性化状態になり、前記メモリデバイスの不良を検出する自己試験回路を有し、

前記自己試験回路は、

自己試験活性化状態において、前記書き込みまたは読み出しを指示する試験動作コマンドを発生し、前記メモリ制御回路に供給する試験動作コマンド発生回路と、

前記自己試験活性化状態において、試験アドレスを発生し、前記メモリコアに 供給する試験アドレス発生回路と、

前記自己試験活性化状態において、試験データを発生し、前記メモリコアに書き込みデータとして供給する試験データ発生回路と、

前記メモリコアからの読み出しデータと前記試験データとを比較し、当該比較 結果情報を蓄積する試験出力回路とを有することを特徴とするメモリデバイス。

【請求項7】請求項6において、

前記外部コマンドと前記試験コマンドとを切り替える第1のセレクタと、

前記外部アドレスと前記試験アドレスとを切り替える第2のセレクタと、

外部から供給される外部書き込みデータと前記試験データとを切り替える第3 のセレクタとを有することを特徴とするメモリデバイス。

【請求項8】請求項7において、

前記第1、第2及び第3のセレクタのうち少なくとも一つは、対応する入力回 路に設けられ、

前記入力回路は、第1のクロックに同期して前記セレクタにより切り替えられた入力信号を取り込み、前記自己試験回路は、前記第1のクロックより位相が進んだ第2のクロックに同期して、前記試験コマンド、試験アドレス、試験データのうち対応する信号を前記セレクタに供給することを特徴とするメモリデバイス

【請求項9】請求項8において、

自己試験活性化信号は、自己試験用入力端子から供給される信号または前記メ モリデバイスの所定の外部コマンドに応答して生成される信号のいずれかであり

自己試験モードにおいて、所定の外部端子の状態に応答して、前記セレクタの 少なくとも一部が外部入力端子側に切り替わることを特徴とするメモリデバイス

【請求項10】請求項6において、

自己試験用入力端子から供給されるリセットコマンドに応答して、少なくとも 前記メモリコアとメモリ制御回路を含む内部回路にリセット信号が供給され、当 該内部回路がリセットされることを特徴とするメモリデバイス。

【請求項11】複数のメモリセルを有するメモリコアと、外部コマンドに応答して前記メモリコアに対する書き込み及び読み出し動作を制御するメモリ制御回路とを有し、外部アドレスに対応する前記メモリセルに対して書き込みまたは読み出しが行われるメモリデバイスにおいて、

外部からの自己試験活性化信号に応答して自己試験活性化状態になり、前記書き込みまたは読み出しを指示する試験動作コマンドを発生して前記メモリ制御回路に供給し、試験アドレスを発生して前記メモリコアに供給し、試験データを発生して前記メモリコアに書き込みデータとして供給し、前記メモリコアからの読み出しデータと前記試験データとを比較して前記メモリデバイスの不良を検出する自己試験回路を有することを特徴とするメモリデバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリデバイスに内蔵される自己診断用の自己試験回路に関し、特に、比較的少ない入出力端子を利用して自己試験を行うことができる自己試験回路に関する。本発明は、例えば、ウエハープロセス段階でのバーイン試験に好適な自己試験回路に関する。

[0002]

【従来の技術】

近年のダイナミックRAM(DRAM)等のメモリデバイスは、大容量化、大 規模化されている。それに伴い、LSIテスタを利用してメモリ内部の不良ビットの検出を行う試験工程のコストが増大し、メモリデバイスのコストアップにつ ながっている。

[0003]

図1は、従来のメモリデバイスの一般的構成図である。図1では、同期型のDRAM(SDRAM)を例にして、一般的構成が示されている。図1の例では、外部からクロックCLKがクロック入力バッファ10に供給され、内部クロックI-CLKが、各回路ブロックに供給される。また、外部からコマンド入力CMDがコマンドデコーダ12に供給され、デコードされた外部コマンドCMDがコマンドラッチ回路16に保持され、その保持された外部コマンドに応じて、制御回路18がメモリコアであるメモリバンクMBNK内の回路を制御する。また、外部からアドレスA0~Anがアドレスバッファ14に供給され、そのアドレスEXADDがメモリバンクMBNKに供給される。

[0004]

メモリバンクMBNK内は、例えば複数のメモリブロックBLKに分割され、各メモリブロック内には、ローデコーダRDEC、メモリセルアレイMCA、センスアンプSA、コラムデコーダCDECなどが設けられる。更に、メモリブロックには、データバスDBを介してセンスバッファ・ライトアンプSB/WAが接続され、更に、データ入出力回路DI/Oを介して入出力端子DQに接続される。

[0005]

更に、メモリバンクMBNK内には、図示しないが、不良ビットと置き換え可能な 冗長セルを有する。従って、動作試験により検出された不良ビットが、この冗長 セルと置き換えられ、良品チップとして出荷される。

[0006]

従来の不良ビットを検出する出荷前の試験工程では、LSIテスタが、試験に必要な動作コマンド、アドレス、書き込みデータ等を、コマンド入力端子CMD、アドレス端子A0~An、入出力端子DQから供給し、入出力端子DQから出力される読み出しデータが期待通りのデータであるか否かのチェックを行う。従って、例えばデータ1を書き込んで、データ1が読み出せるか否かの試験を行う場合は、LSIテスタが、アクティブコマンド、ライトコマンド、リセットコマンド、非選択コマンド等を利用して読み出しを行う。

[0007]

上記のLSIテスタを利用した試験工程は、通常、後工程であるアセンブリエ程でLSIチップがパッケージ内に収納された後に行われる。

[0008]

【発明が解決しようとする課題】

しかしながら、上記の不良試験工程は、LSIテスタを利用することが必要であり、また、メモリの大容量化に伴い長時間を要する。そこで、LSIテスタを使用せずに上記不良試験を行うために、メモリデバイス内部に自己診断用の試験回路を内蔵させることが提案されている。この自己試験回路は、Built In Self Test(BIST)回路と称される(以下単にBIST回路)。

[0009]

但し、かかるBIST回路をどのような構成にすることが、最も適切であるかについては、いまだコンセンサスがとれていない状態である。例えば、メモリデバイス内にBIST回路を搭載して、単純に試験のパス(合格)、フェイル(不合格)だけを出力とするだけの場合は、不良ビットの数を知ることができず、冗長セルを利用した救済機能が利用可能か否かを判別することができない。或いは、BIST回路が不良ビットのアドレスを全て記憶しておく場合は、BIST回

路自体が大規模になり現実的ではない。

[0010]

一方で、製造工程の後工程(アセンブリ工程)後に診断試験を行って、冗長セルで救済できない不良品を取り除くという従来の方法では、デバイスの低コスト化に十分寄与しない。冗長セルを利用して不良品を救済することは、不良品を良品に変えることができ、ある程度の低コスト化に寄与する。しかし、不良試験をアセンブリ工程後に行うと、最終的に不良品となるデバイスのアセンブリ工程のコスト分が無駄になっている。

[0011]

かかる問題を解決するために、製造工程の前工程(ウエハレベル)で、バーイン試験(加速試験)を行うことが提案されている。しかしながら、ウエハ段階での加速試験用のテスタは、利用できるプローブ数が少ないので、従来のLSIテスタのような複雑なファンクション試験を行うことは困難である。従って、ウエハレベルでのバーイン試験においても利用できる自己試験回路をメモリデバイス内に内蔵させることが望まれる。

[0012]

そこで、本発明の一つの目的は、メモリデバイスに内蔵され、冗長セルを利用 した不良品の救済に適した自己試験回路を提供することにある。

[0013]

また、本発明の別の目的は、メモリデバイスに内蔵され、少ない外部端子によって動作可能な自己試験回路を提供することにある。

[0014]

更に、本発明の別の目的は、メモリデバイスに内蔵され、ウエハ段階でのバーイン試験に利用可能な自己試験回路を提供することにある。

[0015]

更に、本発明の別の目的は、上記の自己試験回路を内蔵するメモリデバイスを 提供することにある。

[0016]

【課題を解決するための手段】

上記の目的を達成するために、本発明の一つの側面は、メモリデバイス内に内蔵され、外部からの試験活性化信号に応答して活性化する自己試験回路である。この自己試験回路は、外部からの試験活性化信号に応答して活性化し、試験動作コマンドを発生し、試験アドレスを発生し、試験データを発生する。更に、自己試験回路は、試験データをメモリセルに書き込んだ後に、そのメモリセルから読み出した読み出しデータが、書き込んだ試験データと同じか否かを比較し、その比較結果を蓄積する。そして、その比較結果情報が外部に出力される。

[0017]

自己試験回路を内蔵するメモリデバイスには、好ましくは、自己試験用外部端子が設けられる。この自己試験用外部端子から試験活性化信号を供給し、試験用のコマンドを供給し、比較結果情報を出力することができる。

[0018]

不良試験には、例えば、(1) アドレスをインクリメントしながら所定の試験 データを全てのメモリセルに書き込んで、その後全てのメモリセルを読み出して、読み出しデータが試験データと同じであることをチェックするスキャンパターンや、(2) アドレスをインクリメントしながら所定の試験データを全てのメモリセルに書き込んで、その後全てのメモリセルを読み出しながら反転試験データを書き込んで、次にアドレスをデクリメントしながら全てのメモリセルを読み出しながら再度反転試験データを書き込んで、最後にアドレスをインクリメントしながら全てのメモリセルを読み出すマーチパターンなどがある。

[0019]

これら不良検出用の試験のパターンは、基本的には読み出しと書き込みを繰り返す動作である。これらの試験パターンを自動的に行うために、上記の自己試験回路は、書き込みや読み出しの試験動作コマンドを発生する機能と、試験アドレスを発生する機能と、試験データを発生する機能と、読み出しデータが試験データと一致するか否かの比較機能とを有する。これにより、この内蔵された自己試験回路は、外部から限られた入出力端子を利用して、限られた信号を与えることにより、内部で自動的に自己試験を行う。

[0020]

この自己試験回路は、好ましくは、メモリデバイス内の冗長セルを利用して歩留まりを向上させることができるように、比較結果情報として、冗長セルにより救済可能か否かの情報を出力することができる。例えば、比較結果を蓄積する回路は、不良ビットの数をカウントする機能を有することが好ましい。或いは、比較結果を蓄積する回路は、不良ビットの数が冗長セルで救済できる数を超えているか否かの情報を出力する機能を有することが好ましい。

[0021]

更に、この自己試験回路は、好ましくは、試験の動作モードをある程度外部から指定することができるように、動作モード選択回路を有することが好ましい。この試験動作モードを組み合わせることにより、上記のマーチパターンやスキャンパターンの試験を実現することができる。その場合は、試験動作モードに従って、アクティブコマンド、リードコマンド、プリチャージコマンド、ディセーブルコマンド(非選択コマンド)等が、内部で生成され、メモリコアの動作が制御される。

[0022]

或いは、別の例としては、自己試験回路は、活性化に応答して、自動的に種々の試験動作モードに順次移行することができる動作モード選択回路を有することが好ましい。この場合は、外部から試験動作モードを指定する信号を与える必要もない。この例の場合は、外部からはスキャンパターンやマーチパターンなどの試験パターンを与えるだけで、その試験パターンに必要な試験用動作モードが順次選択される。

[0023]

好ましい実施例では、自己試験モードにおいて、自己試験回路が試験アドレス、試験データ及び試験動作コマンドを発生し、自己試験を実行する。従って、外部からのアドレス、書き込みデータ及び動作コマンドと、上記内部発生した試験アドレス、試験データ、試験動作コマンドとを切り替えるセレクタが設けられる。少なくとも一部のセレクタは、外部アドレス、書き込みデータ、動作コマンドを入力する入力回路内に設けられることが好ましい。かかる構成にすることで、バーイン試験時により多くの内部回路を試験対象にすることができるからである

[0024]

上記のようにセレクタ回路を入力回路内に設ける場合、入力回路は、第1のクロックに同期してセレクタにより切り替えられた入力信号を取り込み、自己試験回路は、前記第1のクロックより位相が進んだ第2のクロックに同期して、試験コマンド、試験アドレス、試験データ信号をセレクタに供給する。これにより、入力回路は、内部で発生した試験コマンド、試験アドレス、試験データ信号を確実に取り込むことができる。

[0025]

更に、上記のようにセレクタ回路を入力回路内に設けると、通常の外部コマンドにより自己試験モードに切り替えられた場合、セレクタが自己試験信号側に切り替わり、自己試験解除コマンドを入力することができなくなる。そこで、好ましい実施例では、自己試験モードにおいて、所定の外部端子の状態に応答して、セレクタの少なくとも一部が外部入力端子側に切り替わる構成を有する。

[0026]

更に、別の実施例では、自己試験用入力端子から供給されるリセットコマンドに応答して、少なくともメモリコアやメモリ制御回路を含む内部回路にリセット信号が供給され、内部回路がリセットされる構成を有する。ウエハーレベルでのバーイン試験を行う時、試験用の端子として設けられた自己試験用入力端子からのリセットコマンドにより内部回路をリセットすることが必要である。その場合、自己試験回路自体はリセットされない。

[0027]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。

[0028]

図2は、本実施の形態例におけるメモリデバイスの構成図である。図2に示されたメモリデバイスは、図1の従来例と同様のメモリ回路の構成に加えて、自己試験回路BIST (Built In Self Test) が内蔵される。本実施の形態例における自

己試験回路BISTは、ウエハーレベルバーイン(以下単にWBI)工程で使用することを一つの前提にする。ウエハーレベルバーイン工程では、チップ当たりに利用できるプローブ数に制限があるので、かかるプローブ数に制限があっても、不良ビットの数を検出する自己診断を行うことが可能な自己試験回路BISTを説明する。但し、この自己試験回路BISTは、ウエハーレベルバーイン工程に限らず、アセンブリ工程後の試験工程においても利用することができる。

[0029]

また、自己試験における試験動作モードには、例えば4種類ある。第1に、アドレスをインクリメントしながらデータを書き込むモード(MODE1)、第2に、アドレスをインクリメントしながらデータをメモリセルから読み出すと同時にそれと逆データを書き込むモード(MODE2)、第3に、アドレスをデクリメントしながらデータをメモリセルから読み出すと同時にそれと逆データを書き込むモード(MODE3)、第4にアドレスをインクリメントしながらメモリセルからデータを読み出すモード(MODE4)である。それ以外に、試験結果を外部に出力するモードも自己試験には必要である。上記の4つの試験動作モードを組み合わせることにより、様々な試験パターンを実現することができる。上記の詳細は後述する

[0030]

各試験動作モードを実現するためには、メモリデバイスの読み出しや書き込みについての動作コマンドを生成して、メモリデバイスに与える必要がある。例えば、SDRAM (Synchronous DRAM) を例にして説明すると、第1のモードMODE 1では、各アドレスにおいて、アクティブコマンド、ライトコマンド、プリチャージコマンド、及びディセレクトコマンドを連続してメモリデバイスに与える必要がある。また、FCRAM (Fast Cycle RAM) の場合は、アクティブライト、アクティブリード等の動作コマンドを与える必要がある。メモリデバイスで通常動作に利用される動作コマンドが、自己試験回路で生成され、メモリの制御回路に供給される。

[0031]

図2のメモリ回路の部分は、図1の従来例と同じであり、同じ引用番号を与え

ている。メモリコアであるメモリバンクMBNKには、図示しないが不良ビットと置き換えられる冗長メモリセルアレイが、通常のメモリセルアレイに隣接して設けられる。

[0032]

図2に示された本実施の形態例の自己試験回路BISTにおいては、(1)外部からの活性化信号WBIZに応答して、自己試験回路BISTを活性化するためのWBI活性化回路20、(2)外部からの動作モード入力信号BISTZに従って、試験動作モードを選択する試験動作モード選択回路22、(3)試験動作モード信号 ø MODEに従って、制御信号やタイミング信号である試験クロック等を生成するWBI制御回路24、(4)試験動作モードに対応する試験動作コマンドWBI-CMDを発生するWBIコマンド発生回路26、(5)試験動作モードに対応する試験アドレスWBIーADDと試験データWBI-DATAを発生するWBIアドレス・データ発生回路28、(6)メモリセルから読み出した出力データDOUTと試験データWBI-DATAとを比較して、異なる場合にフェイル信号 ø F を生成するデータ比較部30、(7)フェイル信号 ø F の発生回数を試験結果情報としてカウントするフェイルビットカウンタ34、(8)パラレルシリアル変換回路34、及び(9)そのシリアルデータを出力するWBI出力バッファ36とを有する。

[0033]

上記の試験動作コマンドWBI-CMDは、セレクタ40を介して、メモリデバイス内の制御回路18に供給される。同様に、試験アドレスWBI-ADDは、セレクタ41を介して、メモリデバイス内のメモリコア(メモリバンク)MBNKに供給され、試験データWBI-DATAは、セレクタ42を介してライトアンプWAに供給される。これらのセレクタ40,41,42は、試験制御回路24が各試験動作モード時に発生するスタート信号 φ STARTにより、自己試験回路BIST側からの各信号に切り替えられる。通常動作時は、コマンドラッチ16からの外部コマンドCMD、アドレスバッファ14からの外部アドレスEXADD、データ入出力回路DI/Oからの入力データDINが、それぞれ選択されてメモリコア等に供給される。

[0034]

従って、通常の動作時には、各セレクタでは信号a側が選択されて、通常の動

作が外部動作コマンドCMD、外部アドレスEXADD、入力データDINに従って行われる。

[0035]

そして、例えばウエハーレベルバーイン試験においては、活性化信号WBIZの供給により、WBI活性化回路20が活性化信号をWBIを生成し、試験動作モード選択回路22とWBI制御回路24を活性化する。試験動作モード選択回路22は、外部からシリアルに入力されWBI入力バッファ21を介して与えられるモード入力信号BISTZをデコードして、試験動作モードを選択する。即ち、試験動作モード選択回路22は、試験動作モード信号をMODEを生成する。この試験動作モード信号をMODEに応答して、WBI制御回路24は、試験動作用の第1の試験クロックWBI-CLK1と第2の試験クロックWBI-CLK1と第2の試験クロックWBI-CLK2とを、WBIコマンド発生回路26とWBIアドレス・データ発生回路28にそれぞれ供給すると共に、各試験動作モードのスタート信号をSTARTを発生する。

[0036]

このスタート信号 ø STARTにより、各セレクタ40,41,42は、信号 b 側を選択する。そして、WBIコマンド発生回路26は、第1の試験クロックWBI-CLK 1のタイミングで、試験動作モードに応じた試験動作コマンドWBI-CMDを発行する。また、WBIアドレス・データ発生回路28は、第2の試験クロックWBI-CLK2のタイミングで、試験動作モードに応じた試験アドレスWBI-ADDと試験データWBI-D ATAを発生する。これらの試験動作コマンド、試験アドレス、試験データの供給に応答して、メモリ回路側は、試験動作モードに応じた読み出し動作や書き込み動作を実行する。データ比較部30では、メモリセルから読み出された出力データDOUTが、書き込んだ試験データWBI-DATAと比較され、不一致の時のフェイル信号 ø F が、カウンタ32でカウントされる。そのカウント値は、パラレル・シリアル変換され、試験出力バッファ36により、信号端子BISTZからシリアルに出力される。

[0037]

上記の活性化信号WBIZが供給される外部端子と、信号端子BISTZとは、例えば ウエハーレベルバーイン試験時にのみ利用される特別の外部端子である。これら の端子WBI、BISTZとクロック端子CLKと電源端子だけが、WBI試験時に必要な端子であり、自己試験回路BISTは、プローブ数の制限に応えることが出来る構成である。

[0038]

次に、自己試験工程のエントリーと試験結果情報の出力とについて説明する。 図3は、WBI活性化回路、WBI入力バッファ、及びWBIモード選択回路を示す回路 図である。また、図4は、自己試験工程へのエントリー時の動作タイミングチャート図であり、図5は、試験結果情報の出力時の動作タイミングチャート図である。

[0039]

WBI活性化回路 2 0 は、活性化信号が供給される端子WBIZをグランドVssに接続する抵抗 4 5 と、インバータ 4 6 , 4 7 を有する。従って、端子WBIZがオープン状態の時は、抵抗 4 5 によりWBI活性化信号 ø WBIは L レベルになっていて、WBI入力バッファ 2 1 内のNANDゲート 4 8 , 4 9 は閉じている。 H レベルの活性化信号 wBIZが与えられると、内部のWBI活性化信号 ø WBIは H レベルになり、WBI入力バッファ 2 1 内のNANDゲート 4 8 , 4 9 が開いた状態になり、クロック I-CLKとモード入力信号BISTZとをそれぞれ通過させる。従って、自己試験中時は、外部からの活性化信号 wBIZが H レベルに維持される。

[0040]

WBIモード選択回路 2 2 は、クロックI-CLKに同期して、モード入力信号BISTZをシリアルに入力し、デコードして、対応するWBIモード信号 ø MODEを生成する。その為に、WBIモード選択回路 2 2 は、WBI入力バッファ 2 1 を経由でシリアル転送されるモード入力信号BISTZ が供給されるシフトレジスタ 5 2 と、その複数ピットのモード入力信号BISTZ を転送するトランスファーゲート 5 4 と、ラッチ回路 5 6 と、デコーダ 5 8 とを有する。

[0041]

モード入力信号BISTZ は、図4に示される通り、1ビットのエントリーコード 69と5ビットのモードコード70で構成される。自己試験工程の各試験モード にエントリーするために、エントリーコード69を「1」にして、それ以降にモ

ードコード70がシリアルに供給される。モードコード70は、図4の表に示される通り、複数の試験動作モードに対応して設定される。例えば、第2の試験動作モードMODE2の場合は、モード入力信号BISTZ として、「110001」がシフトレジスタ52に入力される。従って、6ビット全てがシフトレジスタ52に供給されると、転送パルス発生部62が転送信号S62を発生し、トランスファーゲート54がシフトレジスタ52内のモード入力信号BISTZ のモードコード70をラッチ回路56に転送する。その後、転送信号S62に応答して、リセットパルス発生部60がリセット信号S60を発生し、シフトレジスタ52はリセットされる。ラッチ回路56にラッチされたモードコードは、デコーダ58によりデコードされ、図4の表に示す様に、対応する試験動作モード信号φMODEのいずれかをHレベルにする。

[0042]

各試験動作モードが実行されると、終了信号END1,END2のいずれかがHレベルのパルスになり、リセット信号S65によりラッチ回路56の状態がラッチされ、試験動作モード信号φMODEはいずれもLレベルになる。

[0043]

図5は、試験結果情報の出力時の動作タイミングチャート図である。期間 t O において、モード入力信号BISTZとして「110010」が供給されると、図4 の対応表にある通り、モードコード「10010」に対応する出力モードOUTPUT がHレベルになる。試験動作モード信号OUTPUTは、3クロック遅延回路66とNO Rゲート67にも供給され、モード入力制御信号S68がHレベルになる。この信号S68のHレベルにより、NORゲート50が閉じた状態になり、モード入力信号BISTZの入力を禁止する。即ち、期間t3において、モード入力信号BISTZの入力は、ディスエイブルになる。期間t3は、出力モード信号OUTPUTがLレベルになった後の3クロックの期間t2においても、入力禁止状態を継続する。

[0044]

更に、自己試験工程において、入力端子BISTZは出力端子としても使用される。従って、期間t3のうち、最初の3クロック期間t1と最後の3クロック期間t2は、入力も出力も禁止される期間となり、端子BISTZでの入力と出力の競合

が回避される。即ち、期間 t 1、 t 2では、入力と出力との切替のために、端子 BISTZはHインピーダンス状態にされる。

[0045]

図5に示される通り、WBI出力バッファ回路36は、端子BISTZから、出力認識用のHレベル信号「1」と、その後に続くフェイルビットカウンタ32のカウント値をシリアルに出力する。パラレルシリアル変換回路34からの終了信号END2が供給されると、WBIモード選択回路22内では、NORゲート64とインバータ65を介してリセット信号S65がラッチ回路56に与えられ、ラッチ状態がリセットされる。それに伴い、出力モード信号OUTPUTがLレベルになり、モード入力制御信号S68は、3クロック期間t2後にLレベルになり、モード入力信号BISTZの入力が許可される。

[0046]

次に、試験パターンと、試験動作モードと、それに伴う試験動作コマンドについて説明する。図6は、試験パターンの一例であるマーチの動作を示す図である。マーチは、前述した4つの試験動作モードMODE1,2,3,4と、出力モードOUTPUTを順番に実行する試験パターンである。

[0047]

即ち、マーチでは図6に示される通り、最初に、アドレスをインクリメントしながらデータを書き込む第1のモードMODE1を実行し、次に、アドレスをインクリメントしながらデータをメモリセルから読み出すと同時にそれと逆データを書き込む第2のモードMODE2を実行し、次に、アドレスをデクリメントしながらデータをメモリセルから読み出すと同時にそれと逆データを書き込む第3のモードMODE3を実行し、次に、アドレスをインクリメントしながらメモリセルからデータを読み出す第4のモードMODE4を実行する。そして、最後に、出力モードOUTPUTで、フェイルビットカウンタ32に蓄積した不良ビット情報を出力する。

[0048]

図6には、各試験動作モードでの試験データWBI-DATAの例が示される。(1)が表パターンとすると、(2)はその反転の裏パターンである。表パターン(1)の場合は、例えば図示されるような「0」と「1」のチェッカパターンが、隣

接するメモリセルに書き込まれ(図中W)、または読み出される(図中R)。第 1のモードMODE1で書き込まれた試験データWBI-DATAは、第2のモードMODE2で読 み出され、その反転データが書き込まれる。更に、第3のモードMODE3では、第 2のモードMODE2で書き込まれた反転データが読み出され、その反転データが書 き込まれる。そして、最後の第4のモードMODE4では、その反転データが読み出 される。各モードでの試験アドレスWBI-ADDは、図6に示される通り、順番にイ ンクリメント、インクリメント、デクリメント、インクリメントである。

[0049]

マーチパターンでは、上記の表パターンだけで4つのモードMODE1~4を実行する場合と、上記表パターン及び裏パターンでそれぞれ4つのモードMODE1~4を実行する場合とがある。従って、表パターンだけで試験が行われると、メモリコア内に1ビットの不良がある場合は、4回の試験動作モードの中の3回のREAD時にの1回づつ不良が検出されて、合計で3回フェイル信号 ø Fが生成される。表パターンと裏パターンの両方についてそれぞれ4回の試験動作モードを実行すると、合計で6回フェイル信号 ø Fが生成される。

[0050]

図7乃至図10は、4つの試験動作モードの動作タイミングチャート図である。図7に示された第1のモードMODE1では、試験アドレスWBI-ADDをインクリメントしながら、メモリセルにデータWBI-DATAを書き込む。その為に、クロックI-CL Kに同期した第1の試験クロックWBI-CLK1に同期して、試験動作コマンドのアクティブACTV、ライトWR、プリチャージPRE、非選択DSELが順番に生成される。同時に、クロックI-CLKを1/4分周した第2の試験クロックWBI-CLK2に同期して、試験アドレスWBI-ADDがAOから順にインクリメントされる。また、試験データWBI-DATAは、図6に示した所定のデータが生成される。第1のモードMODE1では、読み出し動作は行われないので、リードイネーブル信号 中RENBはLレベルのままであり、シリアル・パラレル変換回路34とWBI出力バッファ36とに供給される第3の試験クロックWBI-CLK3もLレベルのままである。

[0051]

図8に示された第2のモードMODE2では、試験アドレスWBI-ADDをインクリメン

トしながら、メモリセルからデータWBI-DATAを読み出すと共に、そのメモリセルに反転データWBI-DATAを書き込む。その為に、クロックI-CLKに同期した第1の試験クロックWBI-CLK1に同期して、試験動作コマンドのアクティブACTV、リードRD、プリチャージPRE、非選択DSELが順番に生成されて読み出しが行われ、更に、アクティブACTV、ライトWR、プリチャージPRE、非選択DSELが順番に生成されて書き込みが行われる。

[0052]

上記の読み出しと書き込みとが、クロックI-CLKを1/8に分周した第2の試験クロックWBI-CLK2に同期して交互に繰り返される。それに伴い、リードイネーブル信号 φ RENBも、第2の試験クロックWBI-CLK2に同期して、交互にHレベル(読み出し可能)とLレベル(読み出し禁止)を繰り返す。また、試験アドレスWB I-ADDは、第2の試験クロックWBI-CLK2に同期して、AOから順番にインクリメントされる。そして、試験データWBI-DATAは、読み出し可能状態(φ RENB= H)では、期待値として第1のデータ「O」に、書き込み状態(φ RENB= L)では、書き込みデータとしてその反転の第2のデータ「1」にされる。尚、第1のデータ、第2のデータは、例えば、図6において示したそれぞれ反転するチェッカパターンである。

[0053]

図9に示された第3のモードMODE3では、試験アドレスWBI-ADDをデクリメントしながら、メモリセルからデータWBI-DATAを読み出すと共に、そのメモリセルに反転データWBI-DATAを書き込む。従って、第2のモードMODE2と異なるところは、第2の試験クロックWBI-CLK2に同期して試験アドレスWBI-ADDがAnからデクリメントされることと、試験データWBI-DATAが、読み出し可能状態(ϕ RENB=H)では、期待値として第2のデータ「1」に、書き込み状態(ϕ RENB=L)では、書き込みデータとしてその反転の第1のデータ「0」にされることである。

[0054]

図10に示された第4のモードMODE4では、試験アドレスWBI-ADDをインクリメントしながら、メモリセルからデータWBI-DATAを読み出す。従って、第1の試験クロックWBI-CLK1に同期して、アクティブACTV、リードRD、プリチャージPRE、

非選択DSELが順番に生成されて読み出しが行われる。それと共に、クロックI-CL Kを 1 / 4 分周した第 2 の試験クロックWBI-CLK2に同期して、試験アドレスWBI-A DDがAOから順にインクリメントされる。また、試験データWBI-DATAは、第 3 のモードMODE3で書き込んだデータが期待値として生成される。第 4 のモードMODE4では、読み出し動作のみが行われるので、リードイネーブル信号 φ RENBは H レベルのままであり、シリアル・パラレル変換回路 3 4 とWBI出力バッファ 3 6 とに供給される第 3 の試験クロックWBI-CLK3は L レベルのままである。

[0055]

図11に示される出力モードOUTPUTでは、クロックI-CLKに同期した第3の試験クロックWBI-CLK3が、出力モード信号OUTPUTがHレベルになってから、3クロック周期後から生成され、パラレル・シリアル変換回路34とWBI出力バッファ36とがそれに同期して動作して、フェイルビットカウンタ32のカウント値をシリアルに出力する。

[0056]

図12は、WBI制御回路の回路図である。WBI制御回路24は、WBIモード選択回路22からの試験動作モード信号 ϕ MODEに応答して、試験モード開始信号 ϕ ST ARTと、コマンド発生用の第1の試験クロックWBI-CLK1と、アドレスやデータ発生用の第2の試験クロックWBI-CLK2と、試験結果出力用の第3の試験クロックWBI-CLK3と、リードイネーブル信号 ϕ RENBと、データ比較タイミングである比較タイミング信号 ϕ COMPとを発生する。

[0057]

第1のモードMODE1の時は、図7に示した通り、試験モード開始信号 ϕ STARTがモード信号MODE1に応答してHレベルになり、第1の試験クロックWBI-CLK1がクロックI-CLKに同期して生成され、クロックI-CLKを1/4分周した第2の試験クロックWBI-CLK2が生成される。

[0058]

第1のモード信号MODE1がHレベルになると、NORゲート71の出力がLレベルになり、インバータ72を介して試験モード開始信号 ϕ STARTがHレベルになる。この開始信号 ϕ STARTのHレベルがフリップフロップ73に保持され、フリッ

プフロップ73の出力QはHレベルになる。従って、その後は、内部クロックI-CLKに同期した第1の試験クロックWBI-CLK1が生成される。また、第1の試験クロックWBI-CLK1は、1/4分周器で1/4に分周され、セレクタ78を介して第2の試験クロックWBI-CLK2として出力される。

[0059]

第 1 のモードMODE1の場合は、書き込み動作であるので、リードイネーブル信号 ϕ RENBは L レベルのままである。従って、NANDゲート 8 7 の出力は H レベルに維持され、比較タイミング信号 ϕ COMPは L レベルのままである。

[0060]

第2のモードMODE2の時は、図8に示した通り、試験モード開始信号 ϕ STARTがモード信号MODE2に応答してHレベルになり、第1の試験クロックWBI-CLK1がクロックI-CLKに同期して生成され、クロックI-CLKを1/8分周した第2の試験クロックWBI-CLK2が生成される。また、リードイネーブル信号 ϕ RENBが、読み出しのタイミングでHレベルになり、比較タイミング信号 ϕ COMPもHレベルになる。

[0061]

第2のモード信号MODE2がHレベルになると、NORゲート71とインバータ72を介して、モード開始信号φSTARTがHレベルになり、第1の試験クロックWBI-CLK1が生成される。第2のモード信号MODE2がHレベルであるので、NORゲート79及びインバータ80を介して、Hレベルのセレクタ信号S80がセレクタ78に供給され、ノードN2が選択され、1/4分周器76及び1/2分周器77により第1の試験クロックWBI-CLK1を1/8分周した第2の試験クロックWBI-CLK2が生成される。

[0062]

そして、NANDゲート81と83を介して、第2の試験クロックWBI-CLK2に同期して(ノードN2の信号を利用して)、リードイネーブル信号 **RENBもHレベルになる。更に、リードイネーブル信号 **RENBがHレベルの時に、内部クロックI-CL Kの立ち下がりエッジに同期したパルスが、1/2分周機能を持つフリップフロップ84と、立ち下がりエッジでパルスを生成するインバータ85及びNORゲート86と、NANDゲート87及びインバータ88とを介して、比較タイミング信号

φCOMPとして出力される。

[0063]

第3のモードMODE3の場合は、WBI制御回路24は、第2のモードMODE2の場合と同じ動作をする。

[0064]

第4のモードMODE4の場合は、図10に示した通り、試験モード開始信号 ϕ STARTがモード信号MODE4に応答してHレベルになり、第1の試験クロックWBI-CLK1がクロックI-CLKに同期して生成され、クロックI-CLKを1/4分周した第2の試験クロックWBI-CLK2が生成される。

[0065]

第4のモード信号MODE4がHレベルになると、NORゲート71の出力がLレベルになり、インバータ72を介して試験モード開始信号φSTARTがHレベルになる。この開始信号φSTARTのHレベルがフリップフロップ73に保持され、フリップフロップ73の出力QはHレベルになる。従って、その後は、内部クロックI-CLKに同期した第1の試験クロックWBI-CLK1が生成される。また、第1の試験クロックWBI-CLK1は、1/4分周器で1/4に分周され、セレクタ78を介して第2の試験クロックWBI-CLK2として出力される。そして、第4のモード信号MODE4がHレベルになるので、インバータ82とNANDゲート83を介して、リードイネーブル信号φRENBがHレベルに維持される。それに伴い、比較タイミング信号φCOMPが、内部クロックI-CLKの2クロック毎に出力される。

[0066]

出力モードOUTPUTの時は、モード信号OUTPUTがHレベルになる。そのHレベルがフリップフロップ90と91により、内部クロックI-CLKに同期して取り込まれる。従って、モード信号OUTPUTがHレベルになってから、2クロック後にノードN3がHレベルになり、NANDゲート92の出力はLレベル、ノードN4がHレベルになる。このノードN4のHレベルが、次の内部クロックI-CLKの立ち上がりエッジに同期して、フリップフロップ94に取り込まれ、第3の試験クロックWBI-CL K3の生成が開始される。

[0067]

即ち、これらの回路によって、図5に示した期間 t 1 だけ、WBI出力バッファ 回路36の動作が遅延される。そして、この期間 t 1 で、外部端子BISTZの入力 から出力への切替が行われる。また、これらの回路は、出力モード信号OUTPUTが Lレベルに下がると、NANDゲート92により即検出され、次の内部クロックI-CL Kの立ち上がりエッジでフリップフロップ94に取り込まれ、第3の試験クロッ クWBI-CLK3の生成が停止される。

[0068]

図13は、WBIコマンド発生回路の回路図である。WBIコマンド発生回路は、書き込みまたは読み出しを指示する試験動作コマンドWBI-CMDを発生し、メモリ制御回路18に供給する試験動作コマンド発生回路である。WBIコマンド発生回路26は、アクティブコマンドACTV、リードコマンドRD、ライトコマンドWR、プリチャージコマンドPRE、及び非選択コマンドDESELの信号セット (/CS,/RAS,/CAS,/WE) をそれぞれ出力するコマンドセット100~104と、それらのコマンドセットからの信号セットを、動作モード開始信号 の STARTが H レベルの間、第1の試験クロックWBI-CLK1の立ち上がりエッジに同期して、順番に選択するスイッチ制御回路105とを有する。スイッチ制御回路105からの制御信号により、スイッチSW1~SW4が順番にオン状態にされる。また、リードコマンドとライトコマンドとの選択は、リードイネーブル信号 の RENBに従って、スイッチSW5により行われる。

[0069]

このWBIコマンド発生回路26によって、図7~図10に示した試験動作コマンドWBI-CMDが、コマンド発生用のクロックである第1の試験クロックWBI-CLK1に同期して循環的に生成される。この試験動作コマンドWBI-CMDは、図2に示される通り、セレクタ40を介して、メモリ回路の制御回路18に供給される。

[0070]

ルになり、バイナリカウンタ107が動作を開始する。即ち、バイナリカウンタ107は、試験アドレスと試験データ発生用の第2の試験クロックWBI-CLK2をカウントする。この第2の試験クロックWBI-CLK2は、第1及び第4の試験モードMODE1,4の時は、内部クロックI-CLKを1/4分周したクロックであり、第2及び第3の試験モードMODE2,3の時は、内部クロックI-CLKを1/8分周したクロックである。

[0071]

そして、このバイナリカウンタ107のカウント値、又はその補数(反転値)が、試験アドレスWBI-ADDとして出力される。バイナリカウンタ107のカウント値(a)及び反転値(b)は、第3のモード信号MODE3により選択される。即ち、第3のモード信号MODE3がHレベルの時は、試験アドレスWBI-ADDはデクリメントされる必要があるので、反転値(b)側が選択される。それ以外のモードMODE1,2,4の場合は、第3のモード信号MODE3がLレベルになり、非反転値(a)が選択されて、試験アドレスWBI-ADDはインクリメントされる。

[0072]

バイナリカウンタ107は、最上位ビットMSBが1になると、第1の試験動作モード終了信号END1をHレベルにする。

[0073]

また、バイナリカウンタ107の最下位の2ビットは、データ発生回路109に供給され、試験データWBI-DATA生成のためのアドレスとして利用される。即ち、図6に示した通り、試験データWBI-DATAは、メモリセルの位置に応じたチェッカパターンを使用する。そのためには、対象となるメモリセルの位置をアドレスの最下位2ビットで認識することが必要になる。

[0074]

また、データ発生回路109は、第2の試験モードMODE2時と、第3の試験モードMODE2時とでは、反転する試験データWBI-DATAを生成する必要がある。更に、第1及び第4の試験モードMODE1,4の時は、試験データを反転する必要はない。そのために、第2のモードMODE2の場合は、インバータ110により反転された第2の試験クロックWBI-CLK2が、NANDゲート112、13を介して、ノードN1

0からデータ発生回路109に供給される。また、第3のモードMODE3の場合は、NANDゲート111,113を介して、第2の試験クロックWBI-CLK2がノードN1 0からデータ発生回路109に供給される。ノードN10と下位2ビットの試験 アドレスとに応じて、データ発生回路109は、チェッカパターンの試験データ WBI-DATAを生成する。この試験データの例が、図15(C)に示される。ワード 線WLとビット線BLに対して、「0110」または「1001」が試験データの組 み合わせである。バーンイン試験のようにメモリセル部に最大のストレスを加え る為には、図15のWBIデータの例に示すように、メモリセルの物理的な配列か ら見てチェッカーボード状にデータを書き込むのがよい。

[0075]

以上の試験コマンド発生回路26と試験アドレス・データ発生回路28によって、図7~図10に示した4つの動作モードを実現する試験コマンドWBI-CMDと 試験データWBI-DATAとが生成されることが理解される。

[0076]

図16は、データ比較部、カウンタ、パラレル・シリアル変換部、及び試験出力バッファの構成図である。図17は、データ比較部の動作タイミングチャート図である。データ比較部30は、試験データWBI-DATAとメモリセルから読み出されたデータDOUTとを、ゲート113,114からなるエクスクルーシブオア回路に入力して比較する。この回路例では、比較するためのタイミングクロックN13を、モード開始信号 φ STARTと比較タイミング信号 φ COMPとから生成する。但し、比較タイミング信号 φ COMPの代わりに、メモリ回路におけるデータバスDBからデータ入出力回路DI/Oに読み出しデータを転送するデータ転送信号を利用しても良い。

[0077]

エクスクルーシブオア回路で、比較の結果が不一致の場合は、フェイル信号 φ Fが発生し、フェイルビットカウンタ32を構成するバイナリカウンタ32でカウントされる。遅延回路115により遅延した制御クロックN12に同期して、このフェイル信号 φ Fが出力される。

[0078]

バイナリカウンタ32は、フェイル信号 ø Fをカウントアップし、オーバーフローすると、オーバーフロー信号OFにより、カウンタ値は全て1に強制的にセットされる。そして、それ以降のフェイル信号 ø Fのカウントアップは停止する。バイナリカウンタ32のカウント値は、不良ビットが検出された回数であり、自己試験の比較結果情報である。また、カウンタ値が全て1であることが、オーバーフローしたという試験結果情報になる。このカウンタ値は、バーイン試験におけるバーインストレス時間と不良ビット数との関係を管理するワイブル管理に利用される。

[0079]

この試験結果の出力は、バイナリカウンタ32の各ビットをパラレルーシリアル変換回路34でシリアルデータに変換され、出力制御クロックである第3の試験クロックWBI-CLK3に同期して、試験出力バッファ36からシリアルに出力される。パラレル・シリアル変換回路34は、シリアル出力を終了したら、出力モード動作が終了したことを示す第2の終了信号END2を発生する。

[0080]

フェイルビットカウンタ32のビット数は、救済可能な最大不良ビット数に対応するフェイル回数を最大カウント値にすれば良い。それ以上を超える場合は、冗長セルによって救済できないので、もはや不良デバイスだからである。したがって、最大フェイル検出数を超えることが判明すると、自己試験工程自体を終了させることができる。

[0081]

例えば、図6に示したマーチパターンの場合は、表データだけに対して試験を行うと、合計で3回の読み出しデータ比較が行われる。従って、フェイルビットカウンタ32のビット数は、(冗長によって救済できる最大アドレス数)×3とする。バイナリカウンタ32は、この最大ビット数を超えた場合はオーバーフロー信号0Fを出す。つまり、フェイルビットカウンタ32は、最大救済数の3倍以上(裏パターン有りでは6倍以上)のビット数があれば良い。

[0082]

[第2の実施の形態例]

図18は、第2の実施の形態例におけるメモリデバイスの構成図である。第2の実施の形態例は、クロック入力バッファ10の出力側に、クロック逓倍回路120を備え、自己試験工程時には、外部から供給される比較的低速のクロックI-CL K2を逓倍したクロックCLK2を、自己試験回路BISTおよびデバイス内部に供給する。すなわち、外部から例えば10MHzのクロックCLKの供給を受け、内部で20MHzに逓倍して、内部回路を倍速動作させる。またこのとき、入出力回路21、36には逓倍しないクロックI-CLK1を供給し、外部とインターフェイスをおこなう。また逓倍クロックI-CLK2は、外部クロックCLKの3倍速、4倍速等でもよい。

[0083]

それ以外の構成は、図2に示した第1の実施の形態例と同じである。上記のクロック通倍回路120を設けたことにより、自己試験をクロック周波数が低い安価なテスタで実施することができる。クロック逓倍回路120は、例えばDLL回路を利用して構成することができる。或いは、別の一般的な回路構成でもよい

[0084]

[第3の実施の形態例]

図19は、第3の実施の形態例における自己試験回路を内蔵するメモリデバイスの構成図である。第3の実施の形態例は、パッケージにアセンブリした後も、自己試験回路BISTを用いて試験が出来るようにした例である。そのために、WBI活性化回路20には、ウエハーレベルでのバーイン試験での活性化信号WBIZに加えて、更に、特別のコマンドでテストモードを選択するテストモード選択回路126からの第2の活性化信号WBIZ2が入力されている。いずれかの活性化信号WBIZ、WBIZ2が活性状態になると、テストモード選択回路126は、自己試験工程であることを検出して、内部のWBI活性化信号をWBIをHレベルにする。

[0085]

テストモード選択回路 1 2 6 は、外部からのコマンド入力CMDやアドレス入力A 0~Amの特定の組合せが入力されると第 2 の活性化信号WBIZ2を発生する。これにより、自己試験回路BISTは、ウェハ状態では第 1 の実施の形態例と同様に活性化信号WBIZに応答して活性化し、アセンブリ後は、コマンド入力CMDおよびアドレ

ス信号の特別の組み合わせに応答して活性化する。

[0086]

第3の実施例に対応したWBI活性化回路の回路例を図3の左下に示す。二つの活性化信号WBIZ、WBIZ2のいずれがHレベルになっても、内部のWBI活性化信号 ØBIがHレベルになる。

[0087]

第3の実施の形態例では、更に、セレクタ43を設け、パラレル・シリアル変換回路33の出力を、メモリデバイスのI/Oバッファを兼用して外部に出力する。従って、入出力端子DQOは、通常動作状態では入出力端子として機能し、自己試験工程時では、カウンタ32の値である試験結果情報を出力する出力端子として機能する。こうすることにより、自己試験回路BISTを利用した自己試験工程では、ウエハーレベルでのバーイン試験では、活性化信号端子WBIZが特別に利用されるだけである。従って、ウエハへのプローブ数を更に制限することができる。

[0088]

[第4の実施の形態例]

[0089]

従って、WBI活性化信号 ϕ WBIがHレベルになると、フリップフロップ $134\sim 138$ が、試験モード信号MODE $1\rightarrow$ MODE $2\rightarrow$ MODE $3\rightarrow$ MODE $4\rightarrow$ OUTPUTを、順番に自動的に生成する。このWBIモード選択回路を利用すれば、図2, 3のようなモード信号BISTZの入力を必要としないので、自己試験を更に簡単に実行することができる。

[0090]

[第5の実施の形態例]

図21は、第5の実施の形態例における試験結果情報の出力部の例を示す図である。図21には、2つの例が示される。自己試験回路BISTは、出力部として、データ比較結果情報を何らかの形で蓄積する比較結果蓄積回路と、その比較結果情報を出力する試験出力回路とを有する。図2に示した第1の実施の形態例では、フェイルビットカウンタ32、パラレルシリアル変換回路34、試験出力バッファ36とを有し、カウンタ32のカウント値またはオーバーフロー状態の情報を出力する。

[0091]

図21(A)の出力部は、データを比較した結果一致しなかったことを示す比較結果情報を、フェイル信号 ø Fとして供給されて、その回数を蓄積するバイナリカウンタ32と、そのバイナリカウンタ32がオーバーフローした時に生成するオーバーフロー信号0Fを出力する出力回路142とを有する。従って、オーバーフローしたか否かの情報のみを出力する。従って、この出力部は、メモリ回路の冗長セルで救えるチップか救えないチップかを判定すればよい場合に利用される。

[0092]

図21(A)の例では、オーバーフロー信号OFは、最初Lレベルである。フェイル信号 φ F が 冗長可能な数以上発生すると、オーバーフロー信号OF が H レベルになり、回路140によりそれ以降のフェイル信号 φ F の入力を停止する。その後、出力制御信号 φ OUTを入力すると、出力回路142がオーバーフロー信号OFの情報を出力する。遅延回路141によって、出力制御信号 φ OUT が 1 クロック遅延されてリセット信号S141が生成され、バイナリカウンタ32はセットされる。

[0093]

図21(B)の出力部の例は、冗長セルを利用する必要がない良品チップ、冗長セルで救えるチップ、冗長セルで救えないチップ、の3種類の識別情報を比較結果情報として出力する構成である。フェイル信号 φ F が 1 度でも発生すると、N

[0094]

図21に示された出力回路は、不良ビットの数を比較結果情報として出力することはできないが、その分回路構成が簡略化されている。また、出力制御回路として、必ずしも第3の試験クロックWBI-CLK3を利用する必要はなく、何らかのパルス信号でよい。

[0095]

[第6の実施の形態例]

図22は、第6の実施の形態例におけるメモリデバイスの構成図である。第4の実施の形態例におけるWBI活性化回路とWBIモード選択回路(図20)、および第5の実施の形態例におけるデータ出力回路(図21)を用いれば、外部とのインタフェイスにクロックは必要ない。そこで、第6の実施の形態例は、これらの回路を利用し、更に自己試験動作時に活性化するオシレータOSCを搭載する。更に、自己試験動作時は、外部クロックCLKからオシレータOSCが発生したクロックに切り替えるセレクタ150を有する。

[0096]

第6の実施例においては、活性化信号WBIZを印加すると、オシレータOSCがクロック信号の発生を開始し、メモリ回路やその他の回路にセレクタ150を介して供給する。また、WBIモード選択回路22が順次モード信号 ø MODEを発生し、それに従い各モードの試験が実施され、自己試験用の入出力端子BISTZより試験結果が出力される。よって、この場合は、外部からのクロック信号は必要ないので

、更に試験コストが安くなる。

[0097]

上記実施の形態例では、ウエハーレベルでのバーイン試験において利用されることを前提にして自己試験回路を説明した。しかし、この自己試験回路は、アセンブリされた後のパッケージレベルでのバーイン試験においても利用できる。いずれの試験でも、外部からは活性化信号やモード入力信号などを供給するだけで、メモリデバイス自信が内部の試験を行い、不良ビットの存在を検出することができる。

[0098]

更に、上記の実施の形態例の試験動作コマンドは、SDRAMやFCRAMの例の場合であり、それ以外のメモリデバイスの場合は、それに使用される動作コマンドが、試験動作コマンドとして生成される。

[0099]

「第7の実施の形態例]

図2,18,19,22に記載した第1、第2、第3、第6の実施の形態例では、外部からのコマンドCMDと試験動作コマンドWBI-CMDとの切り替わりを行うセレクタ40と、外部アドレスEXADDと試験アドレスWBI-ADDとの切り替わりを行うセレクタ41と、書き込み入力データDINと試験データWBI-DATAとの切り替わりを行うセレクタ42とが、それぞれの入力回路とメモリバンクMBNKとの間に設けられている。

[0100]

バーンイン試験は、デバイスにストレスを与えて初期不良を有するデバイスを 排除するための試験である。よって、バーンイン試験においてできるだけ多くの 回路を動作させることが望ましい。従って、アドレス、コマンド、データの入力 回路に関して言えば、自己試験回路BISTで発生した試験アドレスWBI-ADD、試験 動作コマンドWBI-CMD、試験データWBI-DATAを、なるべく外部入力端子の近くか ら入力する構成にすれば、バーンイン試験中にストレスをかけて動作させる回路 をより多くすることができる。

[0101]

従って、第7の実施の形態例では、セレクタを、外部入力端子に近いところに 配置する。但し、入力端子に直接そのようなセレクタ回路を接続すると、入力端 子容量が増加する等の悪影響がある。そこで、セレクタを入力回路内に設ける。 具体的な例では、入力回路の入力バッファとラッチ回路の間にセレクタを設ける

[0102]

図23は、第7の実施の形態例における入力回路の構成を示す図である。図19に示した第3の実施の形態例との対比で図23の構成を説明すると、アドレスバッファであるアドレス入力回路14が、外部端子に接続され外部からの信号を入力し波形整形や電圧レベル変換を行う入力バッファ14Aと、入力バッファ14Aの出力をクロックI-CLKの立ち上がりエッジに同期してラッチするラッチ回路14Bとの間に、自己試験回路BISTが生成するスタート信号

「おいている。でして、大力バッファ14Aとラッチ回路14Bとの間に、自己試験回路BISTが生成するスタート信号

「おいている。図23には示されないが、コマンドデコーダ12の前段に設けられるコマンド入力回路11およびデータ入力回路13も同様にセレクタがラッチ回路の前段に設けられる。

[0103]

アドレス入力回路 1 4 を例に説明すると、入力バッファ 1 4 A は、カレントミラー回路などで構成され、増幅機能や内部電源にレベル変換する機能を有する。また、ラッチ回路は、通常動作時は、外部からのアドレス A O ~ A mをクロックI-CLKの立ち上がりエッジに同期してラッチし、自己試験時は、自己試験回路BISTからの試験アドレスWBI-ADDをクロックI-CLKの立ち上がりエッジに同期してラッチする。コマンド入力回路 1 1 データ入力回路 1 3 も同様の動作である。

[0104]

このように構成することで、自己試験時において、ラッチ回路 1 4 B以降の内部回路の動作をストレス試験の対象にすることができ、より正確なバーイン試験を行うことができる。

[0105]

但し、このようにセレクタ回路を入力端子近傍に設けると、次の2つの問題が

ある。第1に、セレクタ回路の後段にクロックI-CLKに同期してラッチするラッチ回路があるので、自己試験回路BISTが発生する試験アドレスWBI-ADD、試験動作コマンドWBI-CMD、試験データWBI-DATAを発生させるタイミングを入力回路のラッチのタイミングに整合させる必要がある。第2に、図23の第3の実施の形態例において説明した、アセンブリ工程後のパッケージに組み立てられた後に外部コマンドによって自己試験回路BISTを活性化してバーイン試験をする機能を有する場合、通常動作時に誤って自己試験モードになると、セレクタ回路が試験側に切り替わっているので、外部コマンド端子から自己試験解除コマンドを入力させることができなくなる。

[0106]

上記第1の問題点は、図23に示される通り、内部クロックI-CLKを反転した第2の内部クロックI-CLK2を生成するインバータ15を設けることで解決する。第2の内部クロックICLK2は、ラッチタイミングを制御する内部クロックI-CLKに対して、180度位相が進んでいる。従って、自己試験回路BISTは、第2の内部クロックI-CLK2の立ち上がりエッジで試験アドレスWBI-ADD、試験動作コマンドWBI-CMD、試験データWBI-DATAを生成し、その後の内部クロックI-CLKの立ち上がりエッジに同期して、ラッチ回路14Bがセレクタで切り替えられた信号をラッチすることができる。

[0107]

図24は、試験アドレスなどの発生と取り込みの関係を示すタイミングチャート図である。デバイスは、クロックI-CLKに同期して外部信号を取り込むので、試験アドレス等の入力信号は、この内部クロックI-CLKに対してセットアップタイムとホールドタイムが確保されたタイミングで入力回路に供給される必要がある。このために、インバータ15により反転クロックI-CLK2を生成して、自己試験回路BISTが、内部クロックI-CLKのダウンエッジに同期して動作するようにする。つまり、内部クロックI-CLKのダウンエッジに同期して自己試験回路BISTが試験アドレス等を生成し供給するので、それに続く内部クロックI-CLKのアップエッジに同期して、ラッチ回路14Bが試験アドレス等をラッチすることができる

[0108]

この例では第2の内部クロックI-CLK2は、内部クロックI-CLKの反転クロックとしたが、内部クロックI-CLKを所定の時間だけ進ませたクロックを第2の内部クロックI-CLK2としてもよい。但し、反転クロックを使用すればインバータ15を設けるだけでよいので、回路的にはもっともシンプルである。

[0109]

上記の第2の問題点については、外部コマンドとして自己試験エントリコマンドを入力し、内部を自己試験モードにして、セレクタ回路41等が自己試験側に切り替わった場合、自己試験解除コマンドを外部コマンドとして入力できるようにする必要がある。そのために、いずれかの入力端子或いは入力端子の組合せに応答して、自己試験回路BISTが、セレクタ回路41を切り替えるスタート信号 の STARTを一時的にLレベルにする。その結果、スタート信号 の STARTのLレベルにより、セレクタ回路41が外部端子側に切り替わり、所定の自己試験解除コマンドを外部から入力することができる。

[0110]

この第2の問題点は、パッケージに組み込まれた後のバーイン試験で自己試験 回路BISTを利用することに伴って発生する。通常動作時に誤って自己試験エントリーコマンドが入力されても、いずれかの入力端子または入力端子の組合せによって、セレクタ回路を切り替えて少なくとも外部からの自己試験解除コマンドの入力を可能にすることで、第2の問題点を解決することができる。

[0111]

図23に示される例では、外部アドレスAmが自己試験解除用端子として利用される。自己試験回路BIST内には、図19にも示した通り、活性化信号WBIZと第2のWBIZ2のいずれかによりWBI活性化信号 をWBIを生成するWBI活性化回路20が設けられている。図3に示した通り、WBI活性化回路20は、ウエハーレベルでのバーイン試験で使用される特別の外部端子WBIZから入力されるHレベルの活性化信号WBIZに応答して、WBI活性化信号をWBIをHレベルの試験モードにする。また、外部端子WBIZがオープンになると活性化信号WBIがLレベルになり、WBI活性化信号をWBIがLレベルの通常モードになる。

[0112]

一方、アセンブリ工程後においては、外部からのエントリコマンドにより第2の活性化信号WBIZ2がHレベルになり、外部アドレスAmがHレベルになると、WBI活性化信号 ØWBIがHレベルになり、自己試験モードにエントリされる。そして、外部アドレスAmをLレベルにすると、WBI活性化信号 ØWBIが一時的にLレベルになり、スタート信号 ØSTARTがLレベルになり、外部からの信号入力可能状態になる。そこで、外部からの自己試験解除コマンドの入力に応答して、第2の活性化信号WBIZ2がLレベルなり、通常モードに復帰する。

[0113]

アドレス端子Amは、自己試験モードにエントリするためのコマンドに必要ない端子であればよい。従って、自己試験モードを一時解除する端子は、コマンド端子でもDQ端子でもよい。そして、自己試験モード中に、アドレスAm="H"にすれば自己試験回路BISTが動作し、アドレスAm="L"にすれば自己試験回路BISTが停止し外部からのアドレス・コマンドを取り込めるようになる。

[0114]

図25は、アセンブリ後の自己試験モードのエントリと解除を示すタイミングチャート図である。また、図26は、そのためのWBI活性化回路20の回路図である。これらの図を参照して、ウエハ状態での自己試験モードへのエントリと解除を説明する。

[0115]

ウエハ状態において、試験用端子WBIZからHレベルの活性化信号WBIZを入力すると、インバータ200の出力がLレベルに、インバータ201の出力がHレベルになる。それによりNANDゲート204の出力N100がHレベルになり、トランジスタ208が導通、トランジスタ207が非導通になり、ノードN102はアドレスAmにかかわらずLレベルに維持される。従って、NORゲート203の両入力がLレベルになり、WBI活性化信号 をWBIがHレベルになり、自己試験モードにエントリする。つまり、アドレスAmの信号は無視される。そして、試験用端子WBIZの信号をLレベルにすると、WBI活性化信号をWBIはLレベルになり、自己試験モードから解除される。このように、ウエハ状態では、試験用端子WBIZによっての

み、自己試験モードへのエントリと解除が行われる。

[0116]

次に組み立て後において、外部アドレス端子やコマンド端子からエントリコマンドを入力すると、第2の活性化信号WBIZ2がHレベルになる。この時、試験用端子WBIZがオープン状態でLレベルに固定されている。従って、インバータ200のHレベル出力と共に第2の活性化信号WBIZ2がNANDゲート204に入力され、ノードN100がLレベルにされ、トランジスタ207は導通、トランジスタ208は非導通に維持され、アドレスAmの反転信号がノードN102に出力される。アドレスAmがHレベルであれば、ノードN102がLレベルになり、NORゲート203の出力はHレベルになる。即ち、アドレスAmによりWBI活性化信号をWBIがHレベルに制御され、自己試験モードにエントリされる。

[0117]

自己試験モードから解除するためには、アドレスAmをLレベルにする。これにより、ノードN102はHレベルになり、WBI活性化信号 ø WBIはLレベルになる。これにより、自己試験回路BISTがスタート信号 ø STARTをLレベルにし、セレクタ回路を入力端子側に切り替える。これにより、外部からのコマンド入力可能状態になる。そこで、外部から自己試験解除コマンドを入力すると、テストモード選択回路126により、第2の活性化信号WBIZ2がLレベルなり、通常モードになる。その後、アドレスAmの入力は無視され、通常モードが維持される。

[0118]

上記の例では、1本のアドレス端子Amを自己試験モード停止信号として自己試験回路BISTに入力しているが、複数のアドレス端子やコマンド端子の信号をデコードして自己試験モード停止信号を作ってもよい。自己試験モード解除コマンドの入力組合せでこの停止信号が発生するようにすれば、外部から自己試験モード解除コマンドが入力されると、スタート信号

「STARTがLレベルになり解除コマンドがデバイスに取り込まれ自己試験モードが解除される。

[0119]

また、DRAM等に本発明を適用する場合は、通常の使用状態において誤って 自己試験モードに入ってしまった場合の自動解除のことを考えて、選択されたメ モリバンクをプリチャージするプリチャージコマンドや、全メモリバンクをプチ チャージするプリチャージオールコマンド(PALL)を自己試験モード解除コ マンドにするとよい。その結果、プリチャージコマンドにより誤ってエントリさ れた自己試験モードが解除され、次の動作サイクルに適切に移ることができる。

[0120]

図27は、第7の実施の形態例における別の入力回路構成図である。そして、図28は、図27の場合における、アセンブリ後の自己試験モードのエントリと解除を示すタイミングチャート図である。この例では、入力回路のセレクタ41にスイッチSW10を介してスタート信号 ø STARTが入力される。また、このスイッチSW10は、入力信号A0により制御される。そして、アドレスA0がHレベルに維持されると、スタート信号 ø STARTがセレクタ41にそのまま供給され、アドレスA0がLレベルにされると、スイッチSW10がオフになり、セレクタ41にはLレベルのスタート信号が供給され、外部コマンド入力可能状態にされる。

[0121]

例えば、スイッチSW10を図27に示すようにANDゲートで構成する。自己試験 モードした後に、入力端子A0にHレベルを与えれば、スタート信号φSTARTがセ レクタ41にそのまま入力され、試験アドレス等の自己試験回路BISTが発生した 信号を入力回路が取り込む。入力端子A0にLレベルを与えれば、スタート信号 φSTARTは切断され、セレクタ41は外部からの入力信号A0を取り込む。

[0122]

このスイッチSW10を、自己試験モード解除コマンドを入力する端子に設けておき、それらの端子をLレベルにすることを自己試験モード解除コマンドと決めておく。これにより、自己試験モードにおいて自己試験回路BISTが活性化中は、それら端子をHレベルとし、自己試験モードを解除するときは、解除コマンドとしてそれら端子をLレベルにすると、自己試験モード解除コマンドがデバイスに取り込まれ、自己試験モードが解除される。

[0123]

スイッチSW10はすべての入力端子に設けなくてもよい。また、1つの端子の 入力信号で複数の端子のスイッチSW10を制御してもよい。また、上記と同様に 、DRAM等に本実施例を適用する場合は、通常の使用状態において誤って入った自己試験モードの解除を考えて、プリチャージコマンドを自己試験モード解除コマンドにするとよい。

[0124]

この変形例によれば、自己試験モード解除コマンドを入力すると、そのコマンドに含まれる所定の端子(図27の例ではアドレスAO)のLレベルにより、スイッチSW10がオフになり、スイッチが設けられたセレクタが全て外部入力端子側に切り替わる。その結果、その解除コマンドが入力され、テストモード選択回路126が第2の活性化信号WBIZ2をLレベルにし、自己試験回路BISTは自己試験モードから解除される。その結果、スタート信号 Ø STARTはLレベルされ、通常モードになる。

[0125]

また、自己試験モードにエントリするときは、セレクタは入力端子側に切り替わっているので、エントリコマンドがデバイス内に入力され、テストモード選択回路126により第2の活性化信号WBIZ2がHレベルにされ、スタート信号 ϕ STA RTがHレベルにされる。

[0126]

以上、第7の実施の形態例では、自己試験回路BISTが発生する試験アドレスWB I-ADD、試験動作コマンドWBI-CMD、試験データWBI-DATAを、できるだけ入力端子に近い回路から与えることができる。従って、より正確な状態で試験を行うことができる。そして、通常状態において、誤って自己試験モードに入ってしまっても、セレクタを強制的に入力端子側に切り替えることができ、自己試験モードから解除することができる。

[0127]

[第8の実施の形態例]

第8の実施の形態例は、自己試験モード時のリセット動作に関する。DRAMなどのデバイスは、内部にフリップフロップなどのラッチ回路を多数備える。従って、電源投入時や外部からのリセットコマンドによりそれらのラッチ回路をリセットする機能が設けられている。同様に、自己試験モード時においても、内部

をリセットする機能が必要になる。本実施の形態例では、自己試験モード時にリ セットする機能を実現する。

[0128]

図29は、第8の実施の形態例におけるリセット機能を説明する図である。図29(a)は、デバイス全体の構成図であり、メモリバンクや制御回路等を含むメモリのメイン回路300と、自己試験回路BISTと、それらのリセット信号RESET1,2,3を供給するリセット信号発生回路305が示される。また、図29(b)には、リセット信号発生回路305が示され、図29(c)には、リセット要求信号S1,S2,S3とリセット信号RESET1,2,3との関係を示す図表が示される。

[0129]

スタータ回路304は、電源VDDの投入に応答して第1のリセット要求信号S 1を生成する。それに応答して、リセット信号発生回路305は、コマンドデコーダ302を除くメイン回路300への第1のリセット信号RESTET1と、コマンドデコーダ302への第2のリセット信号RESET2と、自己試験回路BISTへの第3のリセット信号RESET3とを生成する。その結果、メイン回路300、コマンドデコーダ302及び自己試験回路BISTの内蔵するラッチ回路がリセットされる。

[0130]

外部から強制リセットコマンドが入力されると、コマンドデコーダ302は強制リセット信号として、第2のリセット要求信号S2を生成する。これに応答して、リセット信号発生回路305は、コマンドデコーダ302を除くメイン回路300への第1のリセット信号RESTET1と、自己試験回路BISTへの第3のリセット信号RESET3とを生成する。その結果、メイン回路300、及び自己試験回路BISTの内蔵するラッチ回路がリセットされる。但し、第2のリセット要求信号S2を出力しているコマンドデコーダ302はリセットされない。

[0131]

ウエハレベルでの自己試験に使用される試験端子WBIZから、シリアルでリセットコマンドが入力されると、自己試験回路BISTが第3のリセット要求信号S3を 生成する。これに応答して、リセット信号発生回路305は、メイン回路300 への第1のリセット信号RESTET1とコマンドデコーダ302への第2のリセット 信号RESET2とを生成する。その結果、メイン回路300が内蔵するラッチ回路や コマンドデコーダ302がリセットされる。この場合、第3のリセット信号RESE T3は生成されない。その結果、自己試験回路BISTはリセットされず、第3のリセ ット要求信号S3は維持され、メイン回路300のリセットが正しく行われる。

[0132]

図30は、試験端子WBIZからのシリアルコマンドにより、リセット要求信号S3を生成するWBIモード選択回路を示す図である。図30は、図3の変形例であり、同じ引用番号を使用する。図30の回路構成は図3と同じである。但し、試験端子WBIZからシリアルにリセットコマンドが入力されると、デコーダ58が、5つ目のWBIモード選択信号としてリセット要求信号S3を生成する。このリセット要求信号S3により、図29に示されたリセット信号発生回路305が、メイン回路300へのリセット信号RESET1を生成する。

[0133]

以上の実施の形態例をまとめると次の通りである。

[0134]

付記1. コマンドに応答してメモリコアに対する書き込み及び読み出し動作を 制御するメモリ制御回路を有するメモリデバイスに内蔵され、前記メモリデバイ スの不良を検出する自己試験回路において、

自己試験活性化状態において、前記書き込みまたは読み出しを指示する試験動作コマンドを発生し、前記メモリ制御回路に供給する試験動作コマンド発生回路と、

前記自己試験活性化状態において、試験アドレスを発生し、前記メモリコアに 供給する試験アドレス発生回路と、

前記自己試験活性化状態において、試験データを発生し、前記メモリコアに供給する試験データ発生回路と、

前記メモリコアからの読み出しデータと前記試験データとを比較し、当該比較 結果情報を蓄積し、外部に出力する試験出力回路とを有し、

前記自己試験回路は、外部からの自己試験活性化信号に応答して自己試験活性

化状態になることを特徴とするメモリデバイスの自己試験回路。

[0135]

付記2. 付記1において、

更に、前記自己試験活性化状態において、前記書き込み及び・または読み出し を含む複数の試験動作モードのうち、いずれかを指定する試験動作モード信号を 生成する試験動作モード選択回路を有し、

前記試験動作モード信号に応じて、前記試験動作コマンド発生回路が、前記試験動作モードを実行するための前記試験動作コマンドを発生することを特徴とするメモリデバイスの自己試験回路。

[0136]

付記3.付記2において、

前記試験動作モード選択回路は、外部から供給される複数の試験動作モード入力信号をデコードして、前記試験動作モード信号を生成することを特徴とするメモリデバイスの自己試験回路。

[0137]

付記4. 付記3において、

前記複数の試験動作モード入力信号は、入力タイミング信号に同期して、シリアルに入力されることを特徴とするメモリデバイスの自己試験回路。

[0138]

付記5.付記2において、

前記試験動作モード選択回路は、前記試験活性化状態において、前記複数の試験動作モード信号を順次生成することを特徴とするメモリデバイスの自己試験回路。

[0139]

付記6.付記1において、

自己試験活性化信号は、自己試験用入力端子から供給される信号または前記メモリデバイスの所定のコマンドに応答して生成される信号のいずれかであることを特徴とするメモリデバイスの自己試験回路。

[0140]

付記7.付記6において、

前記自己試験用入力端子は、オープン状態で所定の電位に維持されることを特 徴とするメモリデバイスの自己試験回路。

[0141]

付記8. 付記1において、

前記試験動作コマンド発生回路は、前記試験アドレス発生回路があるアドレス を発生する毎に、前記書き込みまたは読み出しの少なくとも一方を含む動作に対 応する複数の試験動作コマンドを順番に発生することを特徴とするメモリデバイ スの自己試験回路。

[0142]

付記9. 付記1において、

前記試験アドレス発生回路はアドレスカウンタを有し、アドレスのインクリメントまたはデクリメントのアドレスタイミング信号をカウントして、前記試験アドレスを発生することを特徴とするメモリデバイスの自己試験回路。

[0143]

付記10. 付記9において、

前記試験アドレス発生回路のアドレスカウンタは、カウンタ値の非反転出力または反転出力を、前記試験動作モード信号に応じて、選択的に出力することを特徴とするメモリデバイスの自己試験回路。

[0144]

付記11. 付記1において、

前記試験データ発生回路は、前記試験動作コマンドが書き込み動作に対応する場合は、前記メモリコアに該試験データを書き込みデータとして供給し、前記試験動作コマンドが読み出し動作に対応する場合は、前記試験出力回路に該試験データを比較データとして供給することを特徴とするメモリデバイスの自己試験回路。

[0145]

付記12.付記1または11において、

前記試験データ発生回路は、前記アドレスタイミング信号に同期して、前記試

験アドレス信号に応じて所定パターンの前記試験データを発生することを特徴と するメモリデバイスの自己試験回路。

[0146]

付記13. 付記1において、

前記試験出力回路は、前記読み出しデータと試験データとの不一致回数をカウントするカウンタを有することを特徴とするメモリデバイスの自己試験回路。

[0147]

付記14. 付記13において、

前記試験出力回路のカウンタは、少なくとも救済可能な最大不良ビット数に対応する前記不一致回数を最大カウント値とすることを特徴とするメモリデバイスの自己試験回路。

[0148]

付記15. 付記14において、

前記試験出力回路のカウンタは、カウント値が前記最大カウント値を越えると オーバーフロー信号を発生し、当該オーバーフローしたことが出力されることを 特徴とする試験回路。

[0149]

付記16.付記1において、

前記試験出力回路は、パラレル・シリアル変換回路を有し、前記比較結果情報 を出力タイミング信号に同期してシリアルに出力することを特徴とするメモリデ バイスの自己試験回路。

[0150]

付記17.付記1において、

前記試験出力回路は、前記比較結果情報として、前記読み出しデータと試験データとの不一致回数が救済可能な回数以下であるか否かの情報を出力することを 特徴とするメモリデバイスの自己試験回路。

[0151]

付記18. 付記17において、

前記試験出力回路は、前記比較結果情報として、更に、前記読み出しデータと

試験データとの不一致が発生しなかった情報を出力することを特徴とするメモリ デバイスの自己試験回路。

[0152]

付記19. 付記17において、

前記試験出力回路は、前記比較結果情報として、更に、前記不一致回数を出力 することを特徴とするメモリデバイスの自己試験回路。

[0153]

付記20. 付記4において、

前記入力タイミング信号は、外部から供給されるクロックに基づいて生成され た試験クロック信号であることを特徴とするメモリデバイスの自己試験回路。

[0154]

付記21. 付記8において、

前記試験動作コマンド発生回路は、外部から供給されるクロックに基づいて生成されたコマンド発生タイミング信号に同期して、前記試験動作コマンドを発生することを特徴とするメモリデバイスの自己試験回路。

[0155]

付記22. 付記9において、

前記アドレスタイミング信号は、外部から供給されるクロックに基づいて生成 された試験クロック信号であることを特徴とするメモリデバイスの自己試験回路

[0156]

付記23. 付記16において、

前記出力タイミング信号は、外部から供給されるクロックに基づいて生成され た試験クロック信号であることを特徴とするメモリデバイスの自己試験回路。

[0157]

付記24.付記20、21、22、または23のいずれかにおいて、

更に、前記外部供給クロックを逓倍して内部生成クロックを生成するクロック 逓倍回路を有し、

前記タイミング信号は、当該内部生成クロックに基づいて生成されることを特

徴とするメモリデバイスの自己試験回路。

[0158]

付記25. 付記21、22のいずれかにおいて、

更に、自己試験活性状態において、内部生成クロックを発生するオシレータを 有し、

前記タイミング信号は、当該内部生成クロックに基づいて生成されることを特 徴とするメモリデバイスの自己試験回路。

[0159]

付記 2 6. 複数のメモリセルを有するメモリコアと、外部コマンドに応答して 前記メモリコアに対する書き込み及び読み出し動作を制御するメモリ制御回路と を有し、外部アドレスに対応する前記メモリセルに対して書き込みまたは読み出 しが行われるメモリデバイスにおいて、

外部からの自己試験活性化信号に応答して自己試験活性化状態になり、前記メモリデバイスの不良を検出する自己試験回路を有し、

前記自己試験回路は、

自己試験活性化状態において、前記書き込みまたは読み出しを指示する試験動作コマンドを発生し、前記メモリ制御回路に供給する試験動作コマンド発生回路と、

前記自己試験活性化状態において、試験アドレスを発生し、前記メモリコアに 供給する試験アドレス発生回路と、

前記自己試験活性化状態において、試験データを発生し、前記メモリコアに書き込みデータとして供給する試験データ発生回路と、

前記メモリコアからの読み出しデータと前記試験データとを比較し、当該比較 結果情報を蓄積する試験出力回路とを有することを特徴とするメモリデバイス。

[0160]

付記27. 付記26において、

前記外部コマンドと前記試験コマンドとを切り替える第1のセレクタと、

前記外部アドレスと前記試験アドレスとを切り替える第2のセレクタと、

外部から供給される外部書き込みデータと前記試験データとを切り替える第3

のセレクタとを有することを特徴とするメモリデバイス。

[0161]

付記28. 付記27において、

更に、外部から供給される外部クロックを逓倍して内部生成クロックを生成するクロック逓倍回路と、

前記外部クロックと前記内部生成クロックとを切り替える第4のセレクタとを 有することを特徴とするメモリデバイス。

[0162]

付記29. 付記27において、

更に、自己試験活性状態において内部生成クロックを発生するオシレータと、

前記外部クロックと前記内部生成クロックとを切り替える第4のセレクタとを 有することを特徴とするメモリデバイス。

[0163]

付記30. 付記27において、

更に、前記メモリセルから読み出された読み出しデータを出力するデータ出力 回路を有し、

前記試験出力回路からの比較結果情報と前記読み出しデータとを切り替えて前記データ出力回路に供給する第5のセレクタとを有することを特徴とするメモリデバイス。

[0164]

付記31. 付記26において、

前記自己試験活性化信号が供給される自己試験外部端子を有することを特徴と するメモリデバイス。

[0165]

付記32. 付記26において、

前記自己試験活性化信号が、所定の前記外部コマンドにより与えられることを 特徴とするメモリデバイス。

[0166]

付記33. 付記27において、

前記第1、第2及び第3のセレクタのうち少なくとも一つは、対応する入力回 路に設けられ、

前記入力回路は、第1のクロックに同期して前記セレクタにより切り替えられた入力信号を取り込み、前記自己試験回路は、前記第1のクロックより位相が進んだ第2のクロックに同期して、前記試験コマンド、試験アドレス、試験データのうち対応する信号を前記セレクタに供給することを特徴とするメモリデバイス

[0167]

付記34. 付記33において、

前記入力回路は、外部コマンド、外部アドレス、外部書き込みデータを入力する入力バッファと、前記入力バッファの出力をラッチするラッチ回路とを有し、前記第1、第2及び第3のセレクタのうち少なくとも一つは、前記入力バッファとラッチ回路との間に設けられることを特徴とするメモリデバイス。

[0168]

付記35. 付記33において、

前記入力回路は、クロックの一方のエッジに同期して前記入力信号を取り込み、前記自己試験回路は、前記クロックの他方のエッジに同期して前記対応する信号を生成することを特徴とするメモリデバイス。

[0169]

付記36.付記33において、

自己試験活性化信号は、自己試験用入力端子から供給される信号または前記メモリデバイスの所定の外部コマンドに応答して生成される信号のいずれかであり

自己試験モードにおいて、所定の外部端子の状態に応答して、前記セレクタの 少なくとも一部が外部入力端子側に切り替わることを特徴とするメモリデバイス

[0170]

付記37. 付記26において、

自己試験用入力端子から供給されるリセットコマンドに応答して、少なくとも

前記メモリコアとメモリ制御回路を含む内部回路にリセット信号が供給され、当 該内部回路がリセットされることを特徴とするメモリデバイス。

[0171]

付記38. 複数のメモリセルを有するメモリコアと、外部コマンドに応答して前記メモリコアに対する書き込み及び読み出し動作を制御するメモリ制御回路とを有し、外部アドレスに対応する前記メモリセルに対して書き込みまたは読み出しが行われるメモリデバイスにおいて、

外部からの自己試験活性化信号に応答して自己試験活性化状態になり、前記書き込みまたは読み出しを指示する試験動作コマンドを発生して前記メモリ制御回路に供給し、試験アドレスを発生して前記メモリコアに供給し、試験データを発生して前記メモリコアに書き込みデータとして供給し、前記メモリコアからの読み出しデータと前記試験データとを比較して前記メモリデバイスの不良を検出する自己試験回路を有することを特徴とするメモリデバイス。

[0172]

付記39. 付記38において、

更に、第1及び第2の自己試験用端子を有し、前記第1の自己試験用端子から 自己試験活性化信号が入力され、前記第2の自己試験用端子から試験モードを指 定する試験モードコマンドが入力され、更に、前記第2の自己試験用端子から前 記比較結果が出力されることを特徴とするメモリデバイス。

[0173]

以上、本発明の保護範囲は、上記の実施の形態例に限定されるものではなく、 特許請求の範囲に記載された発明とその均等物にまで及ぶものである。

[0174]

【発明の効果】

以上、本発明によれば、LSIテスタを利用することなく、自己試験活性化信号を外部から与えることにより、メモリデバイスに内蔵される自己試験回路が不良ビットのチェックを行うことができる。従って、従来のメモリデバイスよりも試験工程の時間を短くすることができる。

[0175]

または、本発明によれば、ウエハ工程において少ない外部端子を利用するバーイン試験においても、内蔵される自己試験回路を利用して自己試験を行うことができ、デバイスの低コスト化に寄与することができる。

【図面の簡単な説明】

【図1】

従来例のメモリデバイスの構成図である。

【図2】

本実施の形態例におけるメモリデバイスの構成図である。

【図3】

WBI活性化回路、WBI入力バッファ、及びWBIモード選択回路を示す回路図である。

【図4】

自己試験工程へのエントリー時の動作タイミングチャート図である。

【図5】

試験結果情報の出力時の動作タイミングチャート図である。

【図6】

試験パターンの一例であるマーチの動作を示す図である。

【図7】

試験動作モードMODE1を動作タイミングチャート図である。

【図8】

試験動作モードMODE2を動作タイミングチャート図である。

【図9】

試験動作モードMODE3を動作タイミングチャート図である。

【図10】

試験動作モードMODE4を動作タイミングチャート図である。

【図11】

試験動作モードOUTPUTの動作タイミングチャート図である。

【図12】

WBI制御回路の回路図である。

【図13】

WBIコマンド発生回路の回路図である。

【図14】

試験アドレス・データ発生回路の回路図である。

【図15】

試験アドレス・データ発生回路の動作タイミングチャート図である。

【図16】

データ比較部、カウンタ、パラレル・シリアル変換部、及び試験出力バッファ の構成図である。

【図17】

データ比較部の動作タイミングチャート図である。

【図18】

第2の実施の形態例におけるメモリデバイスの構成図である。

【図19】

第3の実施の形態例における自己試験回路を内蔵するメモリデバイスの構成図である。

【図20】

第4の実施の形態例におけるWBI活性化回路とWBIモード選択回路の構成図である。

【図21】

第5の実施の形態例における試験結果情報の出力部の例を示す図である。

【図22】

第6の実施の形態例におけるメモリデバイスの構成図である。

【図23】

第7の実施の形態例における入力回路の構成を示す図である。

【図24】

試験アドレスなどの発生と取り込みの関係を示すタイミングチャート図である

【図25】

アセンブリ後の自己試験モードのエントリと解除を示すタイミングチャート図 である。

【図26】

第7の実施の形態例におけるWBI活性化回路の回路図である。

【図27】

第7の実施の形態例における別の入力回路構成図である。

【図28】

図27の場合における、アセンブリ後の自己試験モードのエントリと解除を示すタイミングチャート図である。

【図29】

第8の実施の形態例におけるリセット機能を説明する図である。

【図30】

第8の実施の形態例におけるWBIモード選択回路を示す図である。

【符号の説明】

END1, END2 終了信号

BIST	自己試験回路
2 0	WBI活性化回路
2 2	試験動作モード選択回路
24	WBI制御回路
2 6	WBIコマンド発生回路
2 8	WBIアドレス・データ発生回路
3 0	データ比較部
3 2	フェイルビットカウンタ
3 4	パラレル・シリアル変換回路
3 6	WBI出力バッファ
WBIZ	活性化信号
φ WBI	WBI活性化信号
BISTZ	モード入力信号
ϕ START	スタート信号

·特2000-169689


WBI-CLK1 第1の試験クロック(WBIコマンド発生回路用)

WBI-CLK2 第2の試験クロック (WBIアドレス・データ発生回路用)


WBI-CLK3 第3の試験クロック (WBI出力バッファ用)

【書類名】 図面


【図1】



【図2】



【図3】



【図4】


エントリー時の動作タイミング MODE: MODE2 OUTPUT MODE3 70. MODE CODE MODE CODE 10000 BISTZ ex) MODE2
BISTZ Timing BISTZ WBIZ 1-CLK

【図5】


試験結果情報の出力時の動作タイミング BISTZ入力Disable期間 t3 **3** OUTPUT END2 Timing BISTZ (出力) WBIZ CLK


5

【図6】











8











【図11】




出証特2000-3057313


【図12】



【図13】




【図14】




セレクタは、アドレスインクリメント時はaに後続 アドレスデクリメント時はbに接続

1 4


【図15】




【図16】




【図17】



【図18】



【図19】



【図20】

第4の実施の形態例でのWBI活性化回路とWBIモード選択回路

WBIモード信号 ø MODE OUTPUT MODE1
MODE2
MODE3
MODE4 RESET 136 RESET <u>.</u> WBI活性化 信号 o wBI 22.WBIモード選択回路 20.WBI活性化回路 WBIZ ENDI **END**2

Set t g="h" |cts& Reset t g="l" |cts&


【図21】

BISTZ (DQI) 142 出力回路 オーバーフロー信号 OF 第5の実施の形態例、出力部の他の実施例 32、ペイナリカウンタ 14ット パープト 19899Delay 出力制御信号 ◆OUT €


O BISTZ (DQ0) 148 出力回路 沙7.0.出力 S146 BIBG レジスタ 146 オーバーフロー信号 OF 32.パイナリカウンタ 27977Dclay Ξ <u>ሀ</u>ቲット SI41 出力制御信号 ◆OUT $\widehat{\mathbf{g}}$

2 1

【図22】




【図23】




【図24】

試験アドレス、試験動作コマンド、試験データの発生と取り込みの関係 WBI-ADD WBI-CMD WBI-DATA I-CLK1







【図26】



【図27】



【図28】



【図29】


RESET3 (BIST) 0 0 Χ RESET2 (チーピ・デ・オンテン) 0 X 0 RESETI (メイソ) 0 0 S S S <u>ပ</u>

○ リセント信号発生

SI:傳送日可時のJカット酸状态中SZ:メイン回路からのJカット酸状态中SX:BIST回路からのJカット酸状信中SX:BIST回路からのJカット酸状信中RESETI:メイン回路へのJカット値中


(モードレジスタを除く) RESET2:コマンドデコーダへのリセット信号 RESET3:BIST回路へのリセット信号

第8の実施の形態例 **RESET3** RESETI 305 リセット信号 発生回路 300、メイン回路 RESETZ 302 17.14.71 BIST回路 S S $\overline{\mathbf{s}}$ WBIZ | 핡 <u>a</u>



2 9

【図30】



【書類名】

要約書

【要約】

【課題】冗長セルを利用した不良品の救済に適した自己試験回路を提供する。

【解決手段】本発明は、メモリデバイス内に内蔵され、外部から試験活性化信号に応答して活性化する自己試験回路BISTである。この自己試験回路は、外部からの試験活性化信号WBIZに応答して活性化し、試験動作コマンドWBI-CMDを発生し、試験アドレスWBI-ADDを発生し、試験データWBI-DATAを発生する。更に、自己試験回路は、試験データをメモリセルに書き込んだ後に、そのメモリセルから読み出した読み出しデータが、書き込んだ試験データと同じか否かを比較し、その比較結果を蓄積する。そして、その比較結果情報が外部に出力される。

【選択図】図2

認定・付加情報

特許出願の番号 特願2000-169689

受付番号 50000702367

書類名特許願

担当官 高田 良彦 2319

作成日 平成12年 6月27日

<認定情報・付加情報>

【特許出願人】

7"

【識別番号】 000005223

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号

【氏名又は名称】 富士通株式会社

【代理人】 申請人

【識別番号】 100094525

【住所又は居所】 神奈川県横浜市港北区新横浜3-9-5 第三東

昇ビル3階 林・土井 国際特許事務所

【氏名又は名称】 土井 健二

【代理人】

【識別番号】 100094514

【住所又は居所】 神奈川県横浜市港北区新横浜3-9-5 第三東

昇ビル3階 林・土井 国際特許事務所

【氏名又は名称】 林 恒徳

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社